【導讀】NRZ和PAM4均為基帶傳輸的編碼方式，不同之處在于每個碼元（symbol）攜帶的信息量。NRZ編碼只有0和1兩種可能的狀態(tài)，每個碼元攜帶1比特信息，而PAM4編碼有四種可能的狀態(tài)，因此每個碼元攜帶2比特信息。這意味著PAM4僅需要一半的波特率即可實現與NRZ同樣的數據率（圖 1a），其對信道帶寬的要求也相應減半（圖 1b）。這就是PAM4技術相對NRZ技術的核心優(yōu)勢。
PAM4技術的原理和優(yōu)勢
NRZ和PAM4均為基帶傳輸的編碼方式，不同之處在于每個碼元（symbol）攜帶的信息量。NRZ編碼只有0和1兩種可能的狀態(tài)，每個碼元攜帶1比特信息，而PAM4編碼有四種可能的狀態(tài)，因此每個碼元攜帶2比特信息。這意味著PAM4僅需要一半的波特率即可實現與NRZ同樣的數據率（圖 1a），其對信道帶寬的要求也相應減半（圖 1b）。這就是PAM4技術相對NRZ技術的核心優(yōu)勢。
更低的帶寬要求意味著對信道損耗具有更高的容忍度，所以 PAM4 技術為系統商賦予了額外的靈活性：既能夠在保持數據率不變的情況下降低信道中相關元件（線材、板材以及接插件等）的成本，也可以在維持現有成本結構的前提下，達成更遠的傳輸距離或者更高的數據率。低帶寬要求所帶來的另一項益處是高頻輻射的減少，這在復雜的車載電磁環(huán)境里顯得尤為關鍵。除了系統層面的收益之外，由于波特率更低，PAM4相較于NRZ降低了電路的某些要求，例如 DFE 的反饋時間。
PAM4技術的挑戰(zhàn)
PAM4技術雖然具有以上提及的優(yōu)勢，但是它同時也給電路和系統設計帶來一系列挑戰(zhàn)。設計者對這些挑戰(zhàn)的理解和應對將決定整體方案能在多大程度上發(fā)揮PAM4的優(yōu)勢以提高性能和降低成本。
SNR降低
因為PAM4的每個碼元有四種可能，在同樣的信號幅度下，PAM4的信號區(qū)分度降低為NRZ的1/3，亦即SNR有20*log(3)=9.5dB的損失?；谕瑯拥脑颍琍AM4對非線性失真、均衡誤差、失調、時鐘相位偏差、差分線對內偏差、模式轉換、反射和串擾等都更加敏感，因此一般認為僅當PAM4的帶寬降低使得信道損耗的降低超過11dB時，其優(yōu)勢才能體現。
圖 2為兩個不同信道的損耗特性，其在2GHz和4GHz時的損耗差分別為5.2dB（=12.2-7.0）和12.4dB（=19.1-6.7）。圖 3所示則為8Gb/s的NRZ和PAM4信號經過這兩個信道的眼圖（縱坐標均為±500mV以便比較）。對于損耗差為5.2dB的信道，NRZ比PAM4的眼圖更優(yōu)。對于損耗差為12.4dB的信道，情況則正好相反，PAM4相對于NRZ具有明顯優(yōu)勢。
圖2：兩個不同信道的損耗特性
圖3： 8Gb/s的NRZ和PAM4經過損耗差為5.2dB（a）和12.4dB（b）的信道之后的眼圖
CDR的挑戰(zhàn)
NRZ 信號僅存在兩種可能的碼間跳變，然而 PAM4信號卻增至十二種，如圖 4所示。不僅如此，在這些可能的碼間跳變當中，能夠提供最佳時鐘信息的可用組合僅有八種（圖中紅線所示）。碼間跳變組合的增多意味著更大的硬件開銷，而可用組合的減少則意味著更低的鑒相器增益及更高的時鐘抖動。
圖4：PAM4信號的碼間跳變
PAM4的時鐘恢復相較于NRZ更為困難，然而其對時鐘的要求卻高于NRZ。圖 5為相同波特率的NRZ和PAM4信號經過一個低損耗信道的眼圖。由于碼間干擾很小，NRZ的眼寬幾乎為一個UI。與之相比，PAM4中間的眼寬約為60%個UI，上下眼寬更是由于非對稱性而降低到僅半個UI左右。在同樣的波特率下，這意味著PAM4對時鐘抖動的容忍度比NRZ更低。這一特點也在高速SerDes的標準中有所體現，例如在A-PHY協議里，同樣處于4G波特率的情況下，PAM4模式對發(fā)射端時鐘抖動的要求相比于NRZ 模式幾乎嚴格了一倍。
首傳微此次發(fā)布的套片，其全雙工模擬前端以幾乎無源的方式及早將上下行信號剝離，不僅在面對超過1V（單端，上下行合并）的信號幅度時無過壓風險，允許在PAM4模式下使用更高的下行信號幅度，而且能在低功耗下仍然保證信號鏈路前端的高線性度。高精度的模擬電路配合后臺全程運行的數字自適應算法將失調電壓、下行碼間干擾、上行回聲和下行反射的影響控制在接近底噪的水平。在PAM4模式下，接收機的閾值也由算法全程監(jiān)控，精確定位至眼圖中央。所有這些舉措共同作用，以實現信噪比的最大化。
為了滿足車載應用對長期穩(wěn)定性以及功能安全的嚴格要求，除了對信號鏈路的優(yōu)化之外，首傳微此次發(fā)布的套片還提供了大量的監(jiān)測和校準功能，涵蓋線纜故障、電源電壓、溫度、基準電壓和電流、頻率、帶寬以及電阻等方面。僅以片上LDO為例，對多個工藝批次（包括FF和SS）的產品的測試結果表明，在不增加芯片面積和測試成本的前提下，其輸出電壓的標準差僅為0.3%左右。注意此測試結果不僅包括LDO本身的偏差，而且包括了芯片內置基準源的離散性。如此精準的控制一方面大大增強了產品的一致性和穩(wěn)定性，另一方面也意味著更高的良率和更低的成本。
作為專門為車載環(huán)境量身定制的標準，A-PHY在協議層面提供了快速動態(tài)重傳機制，以實現卓越的EMC性能。在此基礎上，首傳微此次發(fā)布的套片在電路級進行了額外的強化。內置展頻功能、獨特的電源噪聲抑制以及閉環(huán)波形控制等技術降低了系統的對外輻射，而快速數據鎖定等技術則增強了系統的電磁抗擾能力。
圖 6（a）和（b）為VL7717S經過封裝、EVB走線、連接器和測試線纜之后的實測NRZ及PAM4眼圖。圖 7（a）為經過線纜之后VL7724S輸入端的PAM4眼圖。圖 7（b）則為經過VL7724S模擬均衡器之后片內眼圖掃描的結果，注意VL7724S會對該眼圖做進一步的數字均衡以提高裕量。受益于架構和電路的優(yōu)化，首傳微此次發(fā)布的套片在PAM4模式下的功耗比NRZ模式僅略有增加，其典型功耗比市場主流6Gb/s及以上方案降低超過30%。
圖6：VL7717S實測NRZ（4Gb/s）和PAM4（8Gb/s）眼圖
首傳微A-PHY SerDes套片VL7717S、VL7724S為車載高速遠距離PAM4傳輸技術在中國的首家產品級實現，在國際上亦屬領先。首傳微將繼續(xù)深耕車載SerDes及相關領域，致力于打造功能更加完備、性能更加優(yōu)異、可靠性更高的產品系列，以滿足客戶的需求，為客戶帶來更加卓越的產品級體驗。
敬請關注首傳微的技術創(chuàng)新和產品動態(tài)，我們熱忱歡迎廣大客戶洽詢，以期更多的合作可能。
文章來源：首傳微VELINKTECH
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
