- 簡述電子設計中的EMC、EMI、ESD
- 對敏感線路提供支路分流靜電電流
- 對放電區(qū)域的電路進行屏蔽
- 減少環(huán)路面積以保護電路免受靜電放電產(chǎn)生的磁場的影響
ESD、EMI、EMC 設計是電子工程師在設計中遇到常見難題，電磁兼容性（EMC）是指設備或系統(tǒng)在其電磁環(huán)境中符合要求運行并不對其環(huán)境中的任何設備產(chǎn)生無法忍受的電磁干擾的能力。因此，EMC包括兩個方面的要求：一方面是指設備在正常運行過程中對所在環(huán)境產(chǎn)生的電磁干擾不能超過一定的限值；另一方面是指器具對所在環(huán)境中存在的電磁干擾具有一定程度的抗擾度，即電磁敏感性。所謂電磁干擾是指任何能使設備或系統(tǒng)性能降級的電磁現(xiàn)象。而所謂電磁干擾是指因電磁干擾而引起的設備或系統(tǒng)的性能下降。
EMC包括EMI(電磁干擾)及EMS(電磁耐受性)兩部份，所謂EMI電磁干擾，乃為機器本身在執(zhí)行應有功能的過程中所產(chǎn)生不利于其它系統(tǒng)的電磁噪聲；而EMS乃指機器在執(zhí)行應有功能的過程中不受周圍電磁環(huán)境影響的能力。
在電子產(chǎn)品的設計中，為獲得良好的EMC性能和成本比，對產(chǎn)品進行EMC設計是重要的；電子產(chǎn)品的EMC性能是設計賦予的。測試僅僅是將電子產(chǎn)品固有的EMC性能用某種定量的方法表征出來。對于EMC設計來講：
首先，應在研發(fā)前期考慮EMC設計。
如果產(chǎn)品設計前期不考慮EMC問題，僅寄希望于測試階段解決（表現(xiàn)為通過整改來解決設計成型產(chǎn)品的EMC問題，這樣大量的人力和物力都投入在后期的測試/驗證、整改階段）。那么，即使產(chǎn)品整改成功，大多情況下還是會由于整改涉及電路原理、PCB設計、結構模具的變更，導致研發(fā)費用大大增加，周期大大延長。只有在前期產(chǎn)品設計過程中考慮與預測EMC問題，把EMC變成一種可控的設計技術，并行和同步于產(chǎn)品功能設計的過程，才能一次性地把產(chǎn)品設計好。
其次，應該系統(tǒng)化的進行EMC設計。
通過設計提高電子產(chǎn)品的EMC性能，絕對不是企業(yè)內EMC專家一個人所賦予的，因為EMC絕對不可能脫離產(chǎn)品硬件、結構等實物而存在。因此，要使設計的電子產(chǎn)品一次取得良好的EMC性能，就需要提高產(chǎn)品設計工程師的EMC經(jīng)驗與意識問題。如硬件工程師，除了原先必須掌握的電路設計知識外，還應該掌握EMI和EMS抗干擾設計的基本知識；PCB設計工程師需要掌握相應的器件布局、層疊設計、高速布線方面的EMC設計知識；結構工程師也需要了解產(chǎn)品結構的屏蔽等方面的設計知識。因為這些共同參與產(chǎn)品設計的工程師，要去實現(xiàn)FMC專家在產(chǎn)品設計過程中所提出的意見，就要理解、領會EMC專家所提出的建議的奧秘，并與各自領域的設計特點相結合，將所有EMC問題的萌芽消滅在產(chǎn)品設計階段。只有所有參與產(chǎn)品設計的開發(fā)人員共同提高EMC素質，才能設計出具有高性能EMC的電子產(chǎn)品。
一般電子產(chǎn)品設計時不考慮EMC問題，就會導致EMC測試失敗，以致不能通過相關法規(guī)的認證。下圖概述了EMC、EMI、ESD評審的要點。
http://www.77uud.com/art
[page]
EMC、EMI、ESD評審的要點
隨著電氣電子技術的發(fā)展，家用電器產(chǎn)品日益普及和電子化，廣播電視、郵電通訊和計算機及其網(wǎng)絡的日益發(fā)達，電磁環(huán)境日益復雜和惡化，使我們逐漸關注設備的工作環(huán)境，日益關注電磁環(huán)境對電子設備的影響，電氣電子產(chǎn)品的電磁干擾(EMI)和電磁兼容性(EMC)的問題越來越受到工程師和生產(chǎn)企業(yè)的重視。在ESD防護中，大體可以分為兩大類。
傳導性ESD防護
對靜電電流在電路中防護主要使用一些保護器件，在敏感器件前端構成保護電路，引導或耗散電流。此類保護器件有：陶瓷電容，壓敏電阻，TVS管等。
輻射性ESD防護
對于靜電產(chǎn)生的場對敏感電路產(chǎn)生影響，防護方法主要是盡量減少場的產(chǎn)生和能量，通過結構的改善增加防護能力，對敏感線路實施保護。對場的保護通常比較困難，在改良實踐中探索出了一種叫做等位體的方法。通過有效地架接，是殼體形成電位相同體，抑制放電。事實證明此種方式有效易于實施。
防護靜電的一般方法有許多，包括減少靜電的積累；使產(chǎn)品絕緣，防止靜電發(fā)生；對敏感線路提供支路分流靜電電流；對放電區(qū)域的電路進行屏蔽；減少環(huán)路面積以保護電路免受靜電放電產(chǎn)生的磁場的影響。有針對直接放電的，也有針對關聯(lián)場的耦合。
技術中心每天會更新了大量技術內容和方案，可查看：
http://www.77uud.com/art
