意法半導體、Soitec與CMP 共同宣布，現(xiàn)在大學院校、研究實驗室和設(shè)計企業(yè)可通過CMP的硅中介服務使用意法半導體的CMOS 28納米全耗盡型絕緣層上硅（FD-SOI）制程進行工程流片，意法半導體的新制程采用Soitec公司開發(fā)的創(chuàng)新型硅襯底。隨著首批商用晶圓即將下線，意法半導體正在將這項制程下放給第三方芯片制造商。

CMP的產(chǎn)品目錄中列有意法半導體28納米FD-SOI CMOS制程,代表著雙方在此前的合作上取得了顯著成功，意法半導體與CMP合作為大學和設(shè)計企業(yè)提供流片服務，讓他們能夠使用意法半導體的上一代CMOS 工藝設(shè)計芯片，包括45納米（2008年發(fā)布）、65納米（2006年發(fā)布）、90納米（2004年發(fā)布）和130納米（2003年發(fā)布）。CMP的客戶還可選用意法半導體的65納米和130納米SOI（絕緣層上硅）以及130納米SiGe制程。例如，170家大學和企業(yè)已獲得意法半導體90納米CMOS 制程設(shè)計規(guī)則和工具，200余家大學和企業(yè)已獲得意法半導體65納米體效應和SOI CMOS制程設(shè)計規(guī)則和工具。

CMP自2011年起開始提供意法半導體28納米CMOS體效應技術(shù)，約60所大學和微電子企業(yè)已獲得設(shè)計規(guī)則和工具，16款集成電路（IC）現(xiàn)已制造。

CMP總監(jiān)Bernard Courtois表示：“人們對使用這些制程設(shè)計IC的具有濃厚興趣，約300個項目設(shè)計已采用90納米制程（2009年退市），300余個項目設(shè)計已采用65納米體效應制程。此外，采用65納米SOI的設(shè)計項目已超過60個，值得一提地是，在歐洲、美國、加拿大和亞洲，很多知名大學已從意法半導體與 CMP的合作中受益。”

通過使用CMP多項目晶圓服務，學術(shù)組織和設(shè)計企業(yè)可獲得少量的從數(shù)十片到數(shù)千片的先進IC。28納米FD-SOI CMOS制程成本固定在18,000 €/mm2，最少訂購1mm2。

意法半導體主管設(shè)計實現(xiàn)和服務部的公司執(zhí)行副總裁Philippe Magarshack表示：“隨著首批采用FD-SOI制程的項目設(shè)計已上線，目前正是向研究領(lǐng)域推出這項技術(shù)的時機。我們的FD-SOI制程支持現(xiàn)有設(shè)計快速且輕松地移植到FD-SOI平臺，實現(xiàn)低功耗和高性能的雙重好處。此外，確保大學院校能夠使用我們的先進技術(shù)將有助于吸引最優(yōu)秀的青年工程師，這是我們保持長期技術(shù)領(lǐng)導者承諾的一部分。”

Soitec全球戰(zhàn)略業(yè)務發(fā)展高級副總裁Steve Longoria表示：“我們與意法半導體和CMP的合作伙伴關(guān)系是Soitec支持FD-SOI生態(tài)系統(tǒng)和先進技術(shù)用戶不斷擴大，向開放市場提供差異化材料解決方案的承諾的另一個范例。這個合作伙伴關(guān)系為大學和其它客戶提供了可靠的下一代集成電路開發(fā)測試途徑，我們將會看到基于Soitec的FD- SOI 材料的創(chuàng)新產(chǎn)品。”