隨著科技的進步，EMI所帶來的問題越來越多，因為電子應用正在轉向各種無線通信或者便攜式平臺，所以大多數干擾 EMI 信號最終都以傳導 EMI 的形式進入到 PCB 線跡中。另外，模擬傳感器電路也成為巨大的 EMI 吸收器，因為傳感器電路常常產生低電平信號，并且有許多高阻抗模擬端口。另外，這些電路使用更加緊湊的組件間隔，其讓系統更容易截獲和傳導噪聲干擾，從而進入到線跡中。

在這種情況下，運算放大器便會成為一個主要目標。文中圖 1 所示 EMI 信號引起 1.5 伏的偏移電壓誤差，一個標準的運算放大器有 3 個低阻抗引腳（正功率、負功率和輸出）以及 2 個高阻抗輸入引腳（請參見圖 1a）。盡管這些引腳可以抵抗 EMI 影響，但是輸入引腳最為脆弱。
 

EMIRR 電磁干擾抑制比

電壓反饋放大器的反相和非反相引腳的特性基本相同。但是，非反相輸入（請參見圖 1b）的放大器 EMI 耐受度測試最為簡單。
 

方程式 1 中，VRF_PEAK 為所用 RF 電壓的峰值，VOS 為放大器的 DC 偏移電壓，而 100 mVP 為 100 mVP 輸入信號 EMIRR IN+ 參考。
 
可以利用 EMIRR 衡量標準，比較放大器的 EMI 抑制性能。圖 2 顯示了　TI OPA333 CMOS 運算放大器的 EMIRR IN+ 響應。該圖表明，這種器件可以較好地抑制器件300 kHz帶寬以上的頻率信號。
 
相比外部 RC 濾波器，集成電路內部 EMI 濾波器擁有三個方面的好處。潛在用戶可以對包含集成濾波器的放大器的性能進行測試，以保證其在較寬頻率范圍的 EMI 抑制性能(2)。無源濾波器組件在寄生電容和電感方面并不理想，其限制了濾波器抑制甚高頻噪聲的能力。與之形成對比的是，集成電路與片上無源組件的電氣特 性十分匹配。最后，使用內部濾波器的集成電路還可以給客戶帶來其它一些好處，例如：組件數目更少、成本更低和電路板面積更小等。

為了降低電路的 EMI 敏感度，電路板設計人員應始終注意使用良好的布局方法。可以通過讓線跡長度盡可能的短，使用表面貼裝組件，以及使用具有專用信號回路接地層的印制電路板 (PCB)，來實現上述目標。盡可能地保持接地層完整，并讓數字信號遠離模擬信號通路。另外，將射頻旁路電容器放置在所有集成電路電源引腳上。讓這些電容 器靠近器件引腳，并確保在潛在 EMI 頻率下其阻抗盡可能地接近 0 歐姆。