中心議題：

• 智能型剩余電流保護器的電磁兼容設計
• 剩余電流保護器系統的抗干擾設計
• 剩余電流保護器系統高頻干擾的消除

解決方案：

• “采樣監測”法

電磁兼容(EMC)是指設備或系統在其電磁環境中能工作且不對該環境中任何物體構成不能承受的電磁騷擾的能力。剩余電流保護器作為電網末端供電線路保護裝置(400 V以下)，必須滿足。EMC國家標準GB／T17626．5—1999要求，取得3C認證，才能投入電網運行。圖1為用P87LPC767單片機設計的智能型剩余電流保護器系統框圖，在電路設計、軟件設計、PCB板設計等方面同步考慮其電磁兼容設計。剩余電流保護器是一種低壓電器設備，內部沒有大功率的高頻電路，電磁輻射微弱，它產生的電磁騷擾對其他設備影響很小，這方面不是電磁兼容設計的重點。剩余電流保護器電磁兼容設計的重點是其在受到其他設備產生的電磁干擾時能保持穩定工作的能力，也即抗干擾能力。剩余電流保護器受到的干擾主要來自電網本身，主要有線路突然斷路或雷電瞬變過壓引起的單極性浪涌(沖擊)，以及由于閃電、接地故障或切換電感性設備而引起的信號參數產生瞬時擾動，這兩方面是電磁兼容設計的重點，也是設計的難點。下文從多個方面介紹該智能型剩余電流保護器的電磁兼容設計方法。

1 單片機系統的抗干擾設計

該剩余電流保護器采用P87LPC767單片機，剩余電流的采樣檢測、計算、顯示、動作判據、保護動作的執行等重要工作都由單片機完成，單片機系統本身的抗干擾能力直接決定整個保護器的抗干擾能力。而單片機本身的時鐘信號、復位電路、中斷信號、取樣信號等又容易受到電磁干擾的影響，消除或抑制電磁干擾信號對單片機的影響十分重要。

具體從以下幾個方面進行設計：

單片機工作電源和系統其他電路電源分開設計，避免其他電路對單片機工作電源產生影響，單片機工作電源設計留有足夠的余量，防止電源的波動影響單片機工作。在設計PCB板時，在單片機電源引腳接電容和瞬態電壓抑制器(TVS)，如圖2所示。100 μF電解電容存儲的能量在電源波動時(降低)釋放出來，保持電源穩定；0．1μF的高頻電容可以吸收電源上的高頻干擾；TVS吸收瞬態浪涌功率，使兩極間的電壓箝位于一個預定值，保持單片機工作電源穩定。

復位電路采用P87LPC767單片機內部上電復位電路，避免干擾信號對復位電路的直接影響，只要單片機工作電源穩定，將不會出現誤復位引起的誤動作。中斷和其他I／O口電容進行濾波，減少干擾的影響。

系統軟件設計上，啟用P87LPC767內部的看門狗，防止PC受到干擾而失控，引起程序亂飛，進入“死循環”。在程序存儲空間的非程序區設置軟件陷阱，當由于干擾使操作系統失控而進入非程序區時，將引導指令轉向專門對程序出錯進行處理的程序，使程序納入正軌。
[page]
2 系統高頻干擾的消除——“采樣監測”法

由于閃電、接地故障或切換電感性設備而引起的信號參數產生瞬時擾動，產生的高頻干擾信號主要是通過系統進線電源進入系統內部。檢測這方面的抗干擾能力，主要是通過“電快速瞬變脈沖群抗擾度試驗”驗證。根據低壓電器產品試驗標準要求，試驗時在供電輸入端疊加頻率為2 500 Hz，幅度4 000 V的群脈沖，分別進行相線、地線的差模、共模，正極性、負極性試驗，每項試驗時間均為1 min，群脈沖的波形如圖3所示。如果在“電快速瞬變脈沖群抗擾度試驗”過程中保護器不產生誤動作，則這方面的抗干擾能力就是合格的。

本系統利用“采樣監測”法對電源上的高頻干擾進行監測，給出相應的標志，由軟件程序進行相應的處理，避免保護器誤動作。詳細原理如下：

為保證剩余電流測量的實時性，該保護器采用數字采樣法測量剩余電流，將剩余電流信號轉換為圖4所示的波形，送給P87LPC767單片機內部的A／D進行采樣測量。

數字采樣方法具有數字濾波效果，對信號的通道干擾有抑制作用。設定每個周期采樣100個點，由定時器T0產生采樣時間間隔。將系統某相進線電源(如A相) 信號經過降壓、整形電路如圖5所示，轉換為方波信號。作為單片機中斷0的觸發信號，在正常情況下電源信號的頻率為50Hz左右，在兩次中斷期間，對剩余電流的采樣次數為100次。

當電源有高頻干擾信號時，轉換的方波信號也同步受到干擾，頻率也疊加有高頻脈沖，將對中斷產生影響，兩次中斷觸發的時間縮短，則兩次中斷期間對剩余電流的采樣次數也將小于100次。利用單片機中斷對剩余電流采樣過程的監測，可以判斷出系統是否受到高頻干擾，采取相應的軟件處理可以避免保護器的誤動作。
[page]
監測采樣的軟件程序如下：

系統主程序通過對bgrc1進行判斷，如果有效進行干擾軟件處理，無效則采用測量過程沒有受到電源的高頻干擾，進行正常的計算處理。

3 其他抗干擾措施

斷路或雷電瞬變過壓引起的單極性浪涌，也是保護器電磁兼容設計的重點。在電源線的火線和零線間加入氧化鋅壓敏電阻，當加在壓敏電阻兩端的電壓低于標稱電壓時，其電阻幾乎無窮大，稍超過額定值后，電阻值便急劇下降，反應時間為ns級。壓敏電阻可以使浪涌干擾大幅衰減，減小對其他電路的影響。

在設計剩余電流保護器PCB板時，綜合考慮各種可能影響保護器性能的因素，提高PCB對干擾的抑制能力。強電電路集中線路板邊緣一端，并與弱電部分保持適當距離。模擬信號處理電路和數字處理電路分離，由于采用單片機內部的A／D，兩者不能做到完全分離，布線時使模擬地和數字地只在一點共地。系統電源線和地線加粗，空白的地方覆銅，采用網狀結構，作為數字地的一部分，減小模擬信號對數字處理電路的干擾。單片機系統時鐘電路盡可能靠近芯片引腳，并與其他器件和 PCB走線保持適當空間，減少高頻輻射對系統的影響。

4 結 語

由于采取的硬件、軟件措施正確有效，該保護器順利通過了產品型式試驗，取得3C認證，運行可靠，沒有出現誤動作。采用單片機的中斷，監測系統的電源干擾，繼而監測交流信號的采樣過程。實踐證明，通過軟件和硬件的配合，是消除交流采樣系統高頻干擾的有效方法。