【導讀】芯片工作過程中，由于負載發(fā)生變化，導致芯片電源網(wǎng)絡(luò)的供電電壓和電流發(fā)生變化，可能會出現(xiàn)芯片供電電壓低于TImingsignoff corner的最小電壓的情況，影響芯片的時序。

芯片工作過程中，由于負載發(fā)生變化，導致芯片電源網(wǎng)絡(luò)的供電電壓和電流發(fā)生變化，可能會出現(xiàn)芯片供電電壓低于TImingsignoff corner的最小電壓的情況，影響芯片的時序。

芯片采用電壓調(diào)整模塊(VoltageRegulator Module, VRM)的供電方式，其結(jié)構(gòu)有兩種：on-dieVRM，off-dieVRM（見圖1）。

圖1. On-die/off-die供電結(jié)構(gòu)示意圖

對于負載電流大、輸入電壓低、需要快速喚醒的芯片而言，在芯片供電設(shè)計方面，大多數(shù)設(shè)計會選擇on-dieVRM的供電方式。但相對于采用off-dieVRM供電的芯片，on-dieVRM供電的芯片電源電壓更容易受到負載變化的影響。在一個采用on-dieVRM供電的芯片中，當芯片進行工作模式切換時，在最初的幾個時鐘周期，由于芯片工作電流急劇增加，芯片內(nèi)部的Decap等電容器件容值小，板級大電容放電的傳輸鏈路長，不能釋放足夠的電荷來維持當前的電壓，VRM的輸出電壓被拉低到SScorner電壓以下。為保證在極限低壓情況下芯片設(shè)計的可靠性，需要對TImingsignoff沒有變電壓覆蓋的場景進行評估和分析。

變電壓掃描分析

變電壓分析的方式主要有兩種：第一種方式是增加STA分析的corner以覆蓋更多電壓。這種方式時序路徑覆蓋全面，但需要對未覆蓋的電壓節(jié)點進行重新K庫，耗費大量的時間和硬件資源，實現(xiàn)起來成本較高；第二種方式是通過SPICE對芯片中的時序關(guān)鍵路徑仿真分析，修改仿真電壓可以快速得到時序關(guān)鍵路徑在未覆蓋場景的時序信息，但時序路徑覆蓋有限。在時間和機器資源有限的情況下，芯片設(shè)計人員大多會傾向于選擇第二種方式先快速看到芯片可能存在的可靠性問題。傳統(tǒng)使用SPICE仿真分析關(guān)鍵路徑的時序的流程需要設(shè)計者完成時序路徑SPICE網(wǎng)表生成、為SPICE網(wǎng)表添加激勵、量測時序信號、對結(jié)果數(shù)據(jù)進行統(tǒng)計分析等多個步驟。這個流程復雜，需處理的數(shù)據(jù)眾多，需要設(shè)計者同時熟悉SPICE電路仿真、數(shù)字設(shè)計靜態(tài)時序分析、仿真量測數(shù)據(jù)統(tǒng)計分析三方面的知識，對設(shè)計者能力要求較高。為簡化關(guān)鍵路徑SPICE分析流程，降低技術(shù)門檻，華大九天開發(fā)了高精度時序仿真分析工具ICExplorer-XTIme，為設(shè)計者提供了一套全自動時序關(guān)鍵路徑仿真分析方案。

圖2. ICExplorer-XTIme特色功能

ICExplorer-XTime的流程是讀取設(shè)計數(shù)據(jù)、工藝模型、標準單元庫電路網(wǎng)表、寄生參數(shù)、要仿真的時序關(guān)鍵路徑時序報告，自動產(chǎn)生時序路徑的仿真網(wǎng)表及激勵，調(diào)取EmpyreanALPS仿真引擎進行仿真，收集仿真結(jié)果并以圖表的形式呈現(xiàn)。流程自動化高、易于上手。由于內(nèi)置的EmpyreanALPS仿真器相比同類型仿真器具有更快的仿真求解速度，在仿真時間上也有明顯的速度優(yōu)勢。 在下面的on-dieVRM供電芯片電壓掃描應用中，ICExplorer-XTime調(diào)用EmpyreanALPS對1000條時序路徑在12個電壓節(jié)點下進行時序仿真，在TrueSPICE的精度下，使用16線程加速，僅耗時6小時。通過對關(guān)鍵路徑進行變電壓掃描，可以得到關(guān)鍵路徑在各個電壓點下的時序表現(xiàn)，如每個clockgroup的Worstsetup slack（見圖3）以及Maxfrequency結(jié)果統(tǒng)計（見圖4）以及它們隨電壓的變化趨勢等。

圖3. Worst setup slackfrom 0.86v  to 1.08v

以圖3為例，隨著供電電壓的降低，高頻時鐘域clock_group_0和clock_group_1相較低頻時鐘域clock_group_2和clock_group_3，setupslack惡化的速度更快。在SScorner基礎(chǔ)上降壓10%后，高頻時鐘域的setupWNS達到了-3ns左右，而低頻時鐘域的setupWNS在-1ns以內(nèi)。

圖4. Max frequencyfrom 0.8v to 1.08v

反映在電路頻率上，如圖4所示，clock_group_0和clock_group_1的最高頻率降低了約30%。根據(jù)同類項目的測試數(shù)據(jù)，在工作模式切換時，芯片VRM輸出電壓最大壓降在8%。在此電壓條件下，參考XICExplorer-XTime的電壓掃描結(jié)果，高頻時鐘域中部分路徑的時序是不滿足要求的，為了保證芯片在極限工況下的可靠性，在芯片設(shè)計過程中需要為高頻時鐘域的時序路徑預留更多的時序余量。

結(jié)束語

在實際的工程應用中，ICExplorer-XTime提供的電壓掃描功能很好地滿足了用戶對時序路徑進行多電壓分析的需求，可廣泛應用于芯片升壓提頻分析，芯片降壓后的性能分析以及極限低壓下電路功能檢查等使用場景。同時基于SPICE仿真，ICExplorer-XTime還有很多其它的擴展功能，例如老化分析，蒙特卡洛仿真等，可進一步滿足芯片時序路徑的多樣化分析需求。

推薦閱讀：

怎么理解純電感電流滯后電壓90°

“大考”之下，汽車測試技術(shù)如何高質(zhì)量“交卷”？

由AI驅(qū)動的電動汽車云連接電池管理系統(tǒng)

兆易創(chuàng)新：進軍模擬芯片，瞄準電源芯片PMIC和DC/DC等

最大限度減少功率電感的 EMC 干擾